T+A MP 3100 HV

El jitter es uno de los problemas más graves y se genera en el dispositivo fuente, especialmente en las computadoras, y en el punto de transferencia de datos entre la fuente y el convertidor. Para una reproducción de alta calidad, todos los rastros de fluctuación deben eliminarse de los datos antes de que el DAC convierta la información en señales analógicas. Por eso hemos desarrollado un proceso único de dos etapas para la generación de relojes (eliminación de fluctuaciones): en la primera etapa, los datos recibidos se procesan y decodifican. En este punto, se extrae un reloj básico del flujo de datos recibido, que se somete a un proceso de limpieza inicial en un circuito PLL destinado a eliminar la fluctuación gruesa generada por el dispositivo fuente y la ruta de transferencia. Este reloj ahora es analizado extremadamente intensamente por el microprocesador. Si cumple ciertos criterios mínimos con respecto a la frecuencia y la estabilidad, los convertidores D/A se conmutan a un reloj maestro extremadamente preciso generado internamente con un ruido de fase extremadamente bajo. Este reloj está completamente aislado del dispositivo fuente y, por lo tanto, no tiene ningún rastro de interferencia de fluctuación de la fuente y el enlace de transferencia. Si la calidad de la señal de entrada no cumple los requisitos para cambiar a los osciladores de reloj locales, se emplea una etapa PLL adicional (segundo jitterbug) en lugar de los osciladores de cuarzo.

Este proceso mejora en gran medida la salida de la primera etapa de jitterbug, reduciendo aún más la fluctuación residual que queda después de la primera etapa en un factor de 4. y por lo tanto no

lleva ningún rastro de interferencia de fluctuación de la fuente y el enlace de transferencia.

Si la calidad de la señal de entrada no cumple los requisitos para cambiar a los osciladores de reloj locales, se emplea una etapa PLL adicional (segundo jitterbug) en lugar de los osciladores de cuarzo. Este proceso mejora en gran medida la salida de la primera etapa de jitterbug, reduciendo aún más la fluctuación residual que queda después de la primera etapa en un factor de 4. y por lo tanto no lleva ningún rastro de interferencia de fluctuación de la fuente y el enlace de transferencia. Si la calidad de la señal de entrada no cumple los requisitos para cambiar a los osciladores de reloj locales, se emplea una etapa PLL adicional (segundo jitterbug) en lugar de los osciladores de cuarzo. Este proceso mejora en gran medida la salida de la primera etapa de jitterbug, reduciendo aún más la fluctuación residual que queda después de la primera etapa en un factor de 4.
El reloj maestro local es generado por dos osciladores de cuarzo separados que se ajustan a tolerancias extremadamente precisas. Esto asegura que se elimine todo rastro de interferencia de los dispositivos de fuente externa; incluso la horrible interferencia informática se vuelve inocua.
Al igual que los convertidores, la siguiente sección analógica está construida con principios de separación total de canales (doble mono) utilizando tecnología HV, y está completamente separada galvánicamente de la sección digital por medio de i-acopladores libres de fluctuaciones.